CLIPPEDIMAGE= JP402105556A

PAT-NO: JP402105556A

DOCUMENT-IDENTIFIER: JP 02105556 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: April 18, 1990

INVENTOR-INFORMATION:

NAME

FURUHATA, TOMOYUKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SEIKO EPSON CORP

N/A

APPL-NO: JP63258835

APPL-DATE: October 14, 1988

INT-CL (IPC): H01L021/90

US-CL-CURRENT: 148/DIG.43,438/612 ,438/694 ,438/FOR.401 ,438/FOR.489

ABSTRACT:

PURPOSE: To avoid various problems which are caused by the quality of a coating film and improve the reliability of a wiring layer by surrounding the surface as well as side and lower faces of the coating film with a precise vapor growth film.

CONSTITUTION: A semiconductor device is equipped with an insulating film which has a multilayer structure consisting of the first vapor growth film 4, a coating film 5, and the second vapor growth film 6 on the surface of a substrate 1 and it is constructed that the surface, side and lower faces of a silica film 5 that acts as a coating film are surrounded by silicon nitride films 4 and 6. The silica film 5 thus does not come directly into contact with Al wiring layers 3 and 7 and further, the surroundings of the film 5 are protected completely by the silicon nitride film which is superior in a

01/07/2003, EAST Version: 1.03.0002

moisture resistance as well as in blocking-proof and so on. A lowering of the reliability of the wiring layers which is caused by gases or impurities and the like in the wiring film is thus avoided and the reliability of the semiconductor device is exceedingly improved.

COPYRIGHT: (C)1990,JPO&Japio

01/07/2003, EAST Version: 1.03.0002

99 日本国特許庁(JP)

⑩特許出願公開

◎ 公 開 特 許 公 報 (A) 平2-105556

Solnt. Cl. 5

識別配号

庁内整理番号

❷公開 平成2年(1990)4月18日

H 01 L 21/90

Q 6824-5F

審査請求 未請求 請求項の数 2 (全5頁)

69発明の名称 半導体装置

②特 顧 昭63-258835

②出 願 昭63(1988)10月14日

⑫発 明 者 古 畑 智 之 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

⑦出 願 人 セイコーエブソン株式 東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 上柳 雅誉 外1名

明 細 曹

ペーション膜)の修造に関する。

・1. 発明の名称

半導体發置

2 特許 間求の範囲

(1) 基板姿面に第1の気相成長膜と、塗布膜と、第2の気相成長膜とを多層構造としてなる絶縁膜を有する半球体装置において、前配塗布膜の装面、四面及び下面が前配第4の気相成長膜もしくは前配第2の気相成長膜で覆われているようにしてなることを特徴とする半球体装置。

(2) 助配益布膜がシリカ膜もしくはポリイ ミド樹脂膜から選ばれてなる翻求項 1 配数の半導体接趾。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は半導体装置に係り、より節しくは半導体装置の層間絶縁使もしくは装両保護膜(パック

[従来の技術]

一般に、半導体装置の高速化及び高級酸化に伴い、 A と多層配線構造が多く採用されている。 この場合、多層配線構造に起因する表面段差を軽減し、配線層の信頼性を向上されるために種々な技術が検討されている。

例えば、このような技術のひとつとして、特別 昭 5 8 - 8 6 7 4 6 の「半遊体装置」が暗示され ている。

[発明が解決しようとする課題]

しかしながら、前述の従来の半導体装置においては、第2因に示すように、ピア・ホール部でシリカ膜 5 が認出する。なお、図中、1 は半導体 慈 被、2 はフィールド酸化酸、5 は第1 A と配線層、4,6 はシリコン強化膜、7 は第2 A と配線層、9 はピア・ホール部である。

また、本修造をパッシベーション段に進用した

場合には、スクライブ・ライン溝あるいはポンディング・ペッド部において、第2図の場合と同様 にシリカ説が超出する。

また、シリカ酸に変えてポリイミド湖路級を用いた場合においても、シリカ族の場合と同様にポリイミド湖路膜中の塩素(0 &) 特の不純物に起因する信頼性上の調照があった。

そこで、本発明はこのような問題点を解決する もので、その目的とするところは、半導体接種の 信頼性な大幅に向上させる層間絶縁瞑もしくはパ

本実施例の構造によれば、シリカ膜5の表面。 関面及び下面がシリコン選化膜4,6により囲まったいる。したがって、シリカ膜5はAと配線層5,7に直接接することがないため、前途のシリカ膜中のガスもしくは不純物等に起因する記線層の信頼性低下の関盟を回避することができる。

さらに、脆弱な脱質であるシリカ膜が、耐湿性やプロッキング性等に優れだシリコン選化膜により周囲を完全に保護されているため、半導体装置の耐湿性等の信頼性が大幅に向上できる。

次に、本発明の半導体装置の製造方法を第 5 図 (a)~(d)について説明する。

(1) 第 5 図(a)は、従来技術により半導体基板 1 上にフィールド酸化膜 2 ・ 第 1 A L 配線 間 5 を形成後、気相成長 (0 V D) 法により シリコン镫化膜 4 を 5 0 0 ~ 5 0 0 0 0 Å 堆積し、 さらに、スピン塗布法により シリカ膜 5 a を形成した状態を示す。この場合、シリカ膜としては、リンを含有したシラノール (S1(0B)a)系溶液をスピン盤布し、約 5 0 0 0 で約 5 0 分間程度の焼成

ッ v ペー ショ ン 膜 の 檘 逸 を 挺 供 す る と こ ろ K あ る

[課題を解決するための手段]

本発明の半導体装置は、基板表面に第1の気相 成及設と、益布設と、第2の気相成及膜とを多層 構造としてなる絶縁膜を有する半導体装置におい て、前配益布膜の表面,側面及び下面が前配第1 の気相成及膜もしくは前配第2の気相成及膜で数 われているようにしてなることを特徴とする。

この場合、前記強布膜は、シリカ膜もしくはポ リイミド樹脂膜から選ばれてなることが好ましい

[実施例]

以下、本発明の一実施例を図面について説明する。

第1図は本発明の半導体装置の主要断面図である。なお、図中、符号は第2図と同一のものを示す。

をし、約4000。約20分間の設密化処理をする。こで、シリカ関の形状はこの溶液での設定の影響化処理をのいます。 選択 では、 数のでは、 数のでは、 数のでは、 数のでは、 数のでは、 数のでは、 数のでは、 数のでは、 数のでは、 ないのでは、 ないのでは、 ない。 ここで、 スピン 数のでない。 は、 ない。 ここで、 スピン 数のでない。 は、 ない。 ここで、 スピン 数のでない。 は、 ない。 ここで、 スピン 数の回行ない。 は、 ない。 ここで、 スピン 数の回行ない。 は、 ない。 こののでは、 スピン がい ない。 ここで、 スピン は、 スピン は、 スピン ない。 ここで、 スピン ない。 ここで、 スピン ない。 ここで、 スピン ない。 こののでは、 スピン ない。

(2) 第5図(b)は、0.7。+H.2.,0.7。
,0.2.7。,0.3.8。,0.8.9。 等のプラズマ雰囲気において、シリカ膜 5 b を表面から一定登除去(エッチベック) した状態を示す。この場合、段登部のシリカ膜は残り、平担部のシリカ膜が除去されるようにする。

(5) 第5図(c)は、0VD法により再度 シリコン選化膜6を1000~3000² 準 敬し た状態を示す。

(4) 第5図(4)は、第1人と配線展5上

にリアクティブ・エッチング(RIB)法により、 ピア・ホール9を開孔した状態を示す。

以下、第2 A と配線層が形成され、前途の効果を奏する第1 図に示すような半導体装置が比較的少ない工程で得られる。

次に、本発明の他の実施例を第4図について説明する。

第4 図において、符号は第1 図及び第2 図と同一のものを示す。

本実施例の報道によれば、ピア・ホールタを明 孔した部に露出するシリカ膜 5 の表面及び関面が シリコン選化機 6 により駆われている。したがっ て、前述の第 1 図の半球体装置と同様の効果が得 られる。

次に、第4図の半導体装置の製造方法を第5図 (a)~(d)について説明する。

(1) 第5図(a)は、第3図(a)と同様の方法によりシリカ腱を形成した状態を示す。

(2) 第5図(b)は、第1 A L配線層 5上 にRIB法によりピア・ホールタ a を開孔した状

その結果、シリカ膜 5 が外気と接触することはないため、外部から侵入する水分等を吸うことはなく、電線層の路食等の問題は回避される。

なお、上記突施例においては、第1及び第2の 気相成長限としてシリコン窓(tetvaethoxyeila ne)を使った310。版,PSO膜,BPSG 膜等を用いてもよい。さらに、シリカ膜としては 、上記シリカ膜に変えて、不純物を含有しない。 S1(0日)。系溶液、リンもはボロンの少ない ともいずれかを含有する81(0日)。系溶液、また はS1(0R)。(RはOB。または0g 日。) 系溶 である はでもよい。 さらには のまれ。 さらに はS1(0R)。(RはOB。または 0g 日。) のの がでなる ない のの がいた ない のの がいて ない のの かいて ない のの かい ない ない ない ない ので ある。

[発明の効果]

以上述べたように本発明によれば、盆市版の表

飽を示す。

(5) 第5図(c)は、0 V D 法によりシリコン選化膜 6 を 1 0 0 0 ~ 5 0 0 0 Å 権 敬した状態を示す。

(4) 第5図(d)は、前配舗1のピア・ホール9 aよりも小さく第2のピア・ホール9 bを BIB法により形成した状態を示す。

以下、第2 A と配線層が形成され、前述の効果を発する第4 図に示すような半導体装置が比較的少ない工程で得られる。

次に、本発明の半導体装置の構造をパッシペーション膜に適用した例を第6図に示す。

第6図において、符号は第1図と同一のものを示す。なお、10はリンガラス(PSG)膜、11はスクライブ・ライン湖、12はポンディング・ペッドである。

本実施例のパッシペーション膜の協強によれば、スクライブ・ライン協あるいはポンディング・パッド部においてもシリカ膜5は路出することがなく、シリコン選化膜4,6により狙まれている。

面、関面及び下面が緻密な 0 V D 膜により囲まれているため、強布膜が配線層もしくは外気と直接接することがない。その結果、強布膜の膜質に超级する種々の問題点を回避することができ、配線層の信頼性を大幅に向上できる。

さらに、本発明の半導体装置は、顧問絶縁膜の みならずベッシベーション膜の構造としても適用 でき、耐湿性や耐アルがり金属イオン侵入性等の 信頼性に優れた半導体装置が実現できるという効 果を有する。

4. 図面の間単な説明

第1 図は本発明の半導体装置の一実施例を示す 断面図、第2 図は従来の半導体装置を示す所面図 、第3 図(a)~(d)は第1 図に示す半導体装置の 壁の製造工程別所面図、第4 図及び第6 図は本発 明の他の実施例を示す半導体装置の断面図、第5 図(a)~(d)は第4 図に示す半導体装置の 登工程別所面図である。

1 … … 半切休益板

2 … … フィール ド酸化膜

5 -- 第 1 A 心配額階

4 , 6 --- シリコン造化膜

5 , 5 4 , 5 4 少り力膜

· 7 ···· 第 2 A 七記線層

8 … … アラズマ

9 , 9 a , 9 b


10 ····· P S G 膜


11……スクライブ・ライン湖

12……ポンディング・パッド


以上

出 関 人 セイコーエアソン株式会社 代 選 人 弁理士 上物縦替(他1名)









第 5 図

